(11) Publication number:

11017743 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number:

09164811

(51) Intl.

H04L 13/08 G06F 13/00

(22) Application date: 20.06.97

(30) Priority:

(43) Date of application

22.01.99

publication:

(84) Designated contracting states:

(71) Applicant: SONY CORP

(72) Inventor: MUTO TAKAYASU

(74)

Representative:


(54) SERIAL INTERFACE CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a serial interface circuit with which the data of a large capacitance are made into packet corresponding to a prescribed standard and can be transmitted/received and smooth transmission/reception processing is enabled.

SOLUTION: At the time of receiving operation, a request packet is generated at a request packet generation circuit 122, the maximum data length of a response packet corresponding to the request packet to be transmitted is calculated, a transaction controller 126 compares the maximum data length maxpl with the remaining storage capacity of a FIFO 125 for response and when the remaining storage capacity is more than the maximum data length maxpl, the request packet is transmitted. When the remaining storage capacity is less than the maximum data length maxpl, the output of the request packet to a link core 101 is constituted so as to temporarily stop the transmission of the request packet to another node until the remaining storage capacity gets more than the maximum data length maxpl.

COPYRIGHT: (C)1999.JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-17743

(43)公開日 平成11年(1999)1月22日

(51) Int.Cl.6

識別記号

FΙ

H04L 13/08

H04L 13/08

G06F 13/00

3 5 7

G06F 13/00

357A

審査請求 未請求 請求項の数8 OL (全 11 頁)

(21)出願番号

特願平9-164811

(22)出願日

平成9年(1997)6月20日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 武藤 隆保

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 佐藤 隆久

(54) 【発明の名称】 シリアルインタフェース回路

(57) 【要約】

【課題】大容量のデータを所定の規格に合わせてたパケ ットにして送受信でき、円滑な送受信処理をことができ るシリアルインタフェース回路を提供する。

【解決手段】受信動作時には、要求パケット生成回路1 22において、要求パケットを生成するとともに、送信 する要求パケットに対する応答パケットの最大データ長 を計算し、トランザクションコントローラ126で、最 大データ長maxplと応答用FIFO125の残り記憶容 量とを比較し、残り記憶容量が最大データ長maxpl 以上 の場合に、要求パケットの送信を行わせ、残り記憶容量 が最大データ長maxpl より小さい場合には、要求パケッ トのリンクコア101への出力を、残り記憶容量が最大 データ長maxpl 以上になるまで、要求パケットの他ノー ドへの送信を一時停止するよう構成する。



1

【特許請求の範囲】

【請求項1】 自ノードとシリアルインタフェースバス を介して接続された他ノード間でアシンクロナスパケッ トの送受信を行うシリアルインタフェース回路であっ て、

記憶手段と、

他ノードのデータを自ノードへ転送する場合に、転送す べきデータサイズを含む要求パケットを生成する送信パ ケット生成回路と、

上記要求パケットで要求するデータのサイズと上記記憶 10 記記憶手段の残り容量とを比較する比較手段と、 手段の残り容量とを比較する比較手段と、

上記比較手段の比較の結果、記憶手段の残り容量が要求 データサイズ以上で有る場合に上記要求パケットを上記 シリアルインタフェースバスに送出し、他ノードからの 当該要求パケットに対する応答パケットを受信したとき に、応答パケットの少なくともデータ部を上記記憶手段 に記憶させるデータ処理回路とを有するシリアルインタ フェース回路。

【請求項2】 自ノードとシリアルインタフェースバス を介して接続された他ノード間でアシンクロナスパケッ 20 トの送受信を行うシリアルインタフェース回路であっ て、

第1の記憶手段と、

第2の記憶手段と、

他ノードのデータを自ノードへ転送する場合に、転送す ベきデータサイズを含む要求パケットを生成し、上記第 1の記憶手段に記憶する送信パケット生成回路と、

上記要求パケットで要求するデータのサイズと上記第2 の記憶手段の残り容量とを比較する比較手段と、

上記比較手段の比較の結果、第2の記憶手段の残り容量 30 が要求データサイズ以上で有る場合に上記要求パケット を上記シリアルインタフェースバスに送出し、他ノード からの当該要求パケットに対する応答パケットを受信し たときに、応答パケットの少なくともデータ部を上記第 2の記憶手段に記憶させるデータ処理回路とを有するシ リアルインタフェース回路。

【請求項3】 送信パケット生成回路は、他ノードのデ ータを自ノードへ転送する場合にはデータをパケット化 して転送できるように、転送すべきデータサイズを含む 複数の要求パケットを生成して上記シリアルインタフェ 40 ースバスに送出する請求項1記載のシリアルインタフェ ース回路。

【請求項4】 送信パケット生成回路は、他ノードのデ ータを自ノードへ転送する場合にはデータをパケット化 して転送できるように、転送すべきデータサイズを含む 複数の要求パケットを生成して上記シリアルインタフェ ースバスに送出する請求項2記載のシリアルインタフェ ース回路。

【請求項5】 自ノードとシリアルインタフェースバス を介して接続された他ノード間でアシンクロナスパケッ 50

トの送受信を行うシリアルインタフェース回路であっ て、

2

記憶手段と、

他ノードのデータを自ノードへ転送する場合に、転送す べきデータサイズを含む要求パケットを生成する送信パ ケット生成回路と、

上記要求パケットで要求可能な最大のデータサイズを求 める最大サイズ算出回路と、

上記最大サイズ算出回路で求めた最大データサイズと上

上記比較手段の比較の結果、記憶手段の残り容量が最大 データサイズ以上で有る場合に上記要求パケットを上記 シリアルインタフェースバスに送出し、他ノードからの 当該要求パケットに対する応答パケットを受信したとき に、応答パケットの少なくともデータ部を上記記憶手段 に記憶させるデータ処理回路とを有するシリアルインタ フェース回路。

【請求項6】 自ノードとシリアルインタフェースバス を介して接続された他ノード間でアシンクロナスパケッ トの送受信を行うシリアルインタフェース回路であっ て、

第1の記憶手段と、

第2の記憶手段と、

他ノードのデータを自ノードへ転送する場合に、転送す べきデータサイズを含む要求パケットを生成し、上記第 1の記憶手段に記憶する送信パケット生成回路と、

上記要求パケットで要求可能な最大のデータサイズを求 める最大サイズ算出回路と、

上記最大サイズ算出回路で求めた最大データサイズと上 記第2の記憶手段の残り容量とを比較する比較手段と、 上記比較手段の比較の結果、第2の記憶手段の残り容量 が最大データサイズ以上で有る場合に上記要求パケット を上記シリアルインタフェースバスに送出し、他ノード からの当該要求パケットに対する応答パケットを受信し たときに、応答パケットの少なくともデータ部を上記第 2の記憶手段に記憶させるデータ処理回路とを有するシ リアルインタフェース回路。

【請求項7】 送信パケット生成回路は、他ノードのデ ータを自ノードへ転送する場合にはデータをパケット化 して転送できるように、転送すべきデータサイズを含む 複数の要求パケットを生成して上記シリアルインタフェ ースバスに送出する請求項5記載のシリアルインタフェ ース回路。

【請求項8】 送信パケット生成回路は、他ノードのデ ータを自ノードへ転送する場合にはデータをパケット化 して転送できるように、転送すべきデータサイズを含む 複数の要求パケットを生成して上記シリアルインタフェ ースバスに送出する請求項6記載のシリアルインタフェ 一ス回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ディジタルシリアルインタフェース回路に係り、特にHDD(Hard Disk Drive)、DVD(Digital Video Disk)—ROM、CD(Compact Disk)—ROM、テープストリーマ(Tape Streamer)等のストレージ装置に接続するシリアルインタフェース回路およびその信号処理方法に関するものである。

[0002]

【従来の技術】近年、マルチメディア・データ転送のた 10 めのインタフェースとして、高速データ転送、リアルタイム転送を実現する I E E E (The Institute of Elect rical and Electronic Engineers) 1394、High

Performance Sirial Busが規格化された。

【0003】このIEEE1394シリアルインタフェースのデータ転送においては、ネットワーク内で行われる転送動作をサブアクションと呼び、2つのサブアクションが規定されている。一つは、従来のRequest, Acknow ledge の要求、受信確認を行うアシンクロナス (Asynch 20 ronous) 転送であり、他の一つはあるノードから125μsに1回必ずデータが送られるアイソクロナス(Isoch ronous) 転送である。

【0004】このように、2つの転送モードを有するI EEE1394シリアルインタフェースでのデータは、 パケット単位で転送が行われるが、IEEE1394規 格では、取り扱う最小データの単位は1クワドレット(quadlet) (=4バイト=32ビット)である。

【0005】IEEE1394規格では、通常、コンピュータのメモリヘデータを書き込む形で、またホストコータデータは、図4に示すように、アシンクロナス転 30 ンピュータからターゲットにデータを転送するときは、送を用いて行われる。アシンクロナス転送は、図4 ストレージデバイスがホストコンピュータのメモリのラ

(a) に示すように、バスを獲得するためのアービレーション(arb)、データを転送するパケットトランスミッション、およびアクノリッジメント(ack)の3つの遷移状態をとる。

【0006】そして、パケットトランスミッションの実行は、図4(b)に示すようなフォーマットで行われる。転送パケットの第1クワドレットは、16ビットのデスティネーション I D (destination ID) 領域、6ビットのトランザクション ラベル t l (transaction labe l) 領域、2ビットのリトライ コード r t (retry cod e) 領域、4ビットのトランザクション コード t c o d e (transanction code) 領域、および4ビットのプライオリティpri(priority) 領域から構成されている。デスティネーション I D領域はこのノードのバスナンバーとノードナンバー、プライオリティ領域は優先レベルを示す。

【0007】第2クワドレットおよび第3クワドレットは、16ビットのソースID(source ID) 領域、および48ビットのデスティネーション・オフセット(destina 50

tionoffset) 領域により構成されている。ソース I D領域はこのパケットを送ったノード I Dを示し、デスティネーション オフセット領域はハイ (High) およびロー(Low) の連続した領域からなり、デスティネーション・ノードのアドレス空間のアドレスを示す。

【0008】第4クワドレットは、16ビットのデータ 長(data length) 領域、および16ビットのイクステン ディド・トランザクション・コード(extended tcode)領域に構成されている。データ長領域は受信したパケット のバイト数を示し、イクステンディド tcode領域はtcodeがロック・トランザクション(Lock transaction)の場合、このパケットのデータが行う実際のロック動作(Lock Action)を示す領域である。

【0009】データフィールド領域(data field)の前の クワドレットに付加されたヘッダCRC (header CRC) 領域は、パケットヘッダの誤り検出符号である。また、 データ領域(data field)の後のクワドレットに付加され たデータCRC (data CRC) 領域は、データフィールド の誤り検出符号である。

[0010]

【発明が解決しようとする課題】ところで、上述したように、アシンクロナス転送で行われる通常のコンピュータデータの転送では、そのプロトコルとして、SBP-2(Serial Bus Protocol-2)が用いられる。このプロトコルによると、ストレージデバイス(Storage Device)であるターゲット(Target)からホストコンピュータ(Host Computer)であるイニシエータ(Initiator)にデータを転送するときは、ストレージデバイスからホストコンピュータのメモリヘデータを書き込む形で、またホストコンピュータからターゲットにデータを転送するときは、ストレージデバイスがホストコンピュータのメモリのデータを読み出す形で転送が行われる。

【0011】しかしながら、ストレージデバイスに格納される、あるいはストレージデバイスから読み出される 大容量のデータをIEEE1394規格のパケットにして、送受信するための、いわゆるトランザクション・レイヤ(Transaction Layer)をコントロールする処理系回路システムが未だ確立されていない。

【0012】本発明は、かかる事情に鑑みてなされたも 40 のであり、その目的は、大容量のデータを所定の規格に 合わせてたパケットにして送受信することができ、ま た、円滑な送受信処理をことができるシリアルインタフ ェース回路を提供することにある。

[0013]

【課題を解決するための手段】上記目的を達成するため、本発明は、自ノードとシリアルインタフェースパスを介して接続された他ノード間でアシンクロナスパケットの送受信を行うシリアルインタフェース回路であって、記憶手段と、他ノードのデータを自ノードへ転送する場合に、転送すべきデータサイズを含む要求パケット

を生成する送信パケット生成回路と、上記要求パケットで要求するデータのサイズと上記記憶手段の残り容量とを比較する比較手段と、上記比較手段の比較の結果、記憶手段の残り容量が要求データサイズ以上で有る場合に上記要求パケットを上記シリアルインタフェースバスに送出し、他ノードからの当該要求パケットに対する応答パケットを受信したときに、応答パケットの少なくともデータ部を上記記憶手段に記憶させるデータ処理回路とを有する。

【0014】また、本発明は、自ノードとシリアルイン 10 タフェースバスを介して接続された他ノード間でアシンクロナスパケットの送受信を行うシリアルインタフェース回路であって、第1の記憶手段と、第2の記憶手段と、他ノードのデータを自ノードへ転送する場合に、転送すべきデータサイズを含む要求パケットを生成し、上記第1の記憶手段に記憶する送信パケット生成回路と、上記要求パケットで要求するデータのサイズと上記第2の記憶手段の残り容量とを比較する比較手段と、上記比較手段の比較の結果、第2の記憶手段の残り容量が要求データサイズ以上で有る場合に上記要求パケットを上記シリアルインタフェースバスに送出し、他ノードからの当該要求パケットに対する応答パケットを受信したときに、応答パケットの少なくともデータ部を上記第2の記憶手段に記憶させるデータ処理回路とを有する。

【0015】また、本発明は、自ノードとシリアルイン タフェースバスを介して接続された他ノード間でアシン クロナスパケットの送受信を行うシリアルインタフェー ス回路であって、記憶手段と、他ノードのデータを自ノ ードへ転送する場合に、転送すべきデータサイズを含む 要求パケットを生成する送信パケット生成回路と、上記 30 要求パケットで要求可能な最大のデータサイズを求める 最大サイズ算出回路と、上記最大サイズ算出回路で求め た最大データサイズと上記記憶手段の残り容量とを比較 する比較手段と、上記比較手段の比較の結果、記憶手段 の残り容量が最大データサイズ以上で有る場合に上記要 求パケットを上記シリアルインタフェースバスに送出 し、他ノードからの当該要求パケットに対する応答パケ ットを受信したときに、応答パケットの少なくともデー タ部を上記記憶手段に記憶させるデータ処理回路とを有 する。

【0016】また、本発明は、自ノードとシリアルインタフェースバスを介して接続された他ノード間でアシンクロナスパケットの送受信を行うシリアルインタフェース回路であって、第1の記憶手段と、第2の記憶手段と、他ノードのデータを自ノードへ転送する場合に、転送すべきデータサイズを含む要求パケットを生成し、上記第1の記憶手段に記憶する送信パケット生成回路と、上記要求パケットで要求可能な最大のデータサイズを求める最大サイズ算出回路と、上記最大サイズ算出回路で求めた最大データサイズと上記第2の記憶手段の残り容50

量とを比較する比較手段と、上記比較手段の比較の結果、第2の記憶手段の残り容量が最大データサイズ以上で有る場合に上記要求パケットを上記シリアルインタフェースバスに送出し、他ノードからの当該要求パケットに対する応答パケットを受信したときに、応答パケットの少なくともデータ部を上記第2の記憶手段に記憶させるデータ処理回路とを有する。

6

【0017】本発明の回路によれば、他ノードから自ノードへデータを転送する場合には、送信パケット生成回路により転送すべきデータサイズを含む要求パケットが生成されて、データ処理回路に入力(または第1の記憶手段に格納)される。比較手段において要求パケットで要求するデータのサイズと記憶手段(または第2の記憶手段)の残り容量とが比較される。比較の結果、記憶手段(または第2の記憶手段)の残り容量が要求データサイズ以上で有る場合に、データ処理回路から要求パケットがシリアルインタフェースバスに送出される。そして、他ノードからの当該要求パケットに対する応答パケットを受信したときに、応答パケットの少なくともデータ部が記憶手段(または第2の記憶手段)に記憶される

【0018】また、本発明の回路によれば、他ノードか ら自ノードへデータを転送する場合には、送信パケット 生成回路によりデータをパケット化して転送できるよう に、転送すべきデータサイズを含む要求パケットが生成 されて、データ処理回路に入力(または第1の記憶手段 に格納) される。また、最大サイズ算出回路で、要求パ ケットで要求可能な最大のデータサイズを求められ、比 較手段に入力される。 比較手段においては、 最大データ サイズと記憶手段(または第2の記憶手段)の残り容量 とが比較される。比較の結果、記憶手段(または第2の 記憶手段) の残り容量が最大データサイズ以上で有る場 合に、データ処理回路から要求パケットがシリアルイン タフェースバスに送出される。そして、他ノードからの 当該要求パケットに対する応答パケットを受信したとき に、応答パケットの少なくともデータ部が記憶手段(ま たは第2の記憶手段)に記憶される。

[0019]

【発明の実施の形態】図1は、本発明に係るIEEE1394シリアルインタフェース回路の一実施形態を示すブロック構成図である。なお、このシリアルインタフェース回路は、アシンクロナス通信で扱われるコンピュータデータの転送を行うことを目的として構成されている。このため、図1においては、アイソクロナス通信系回路の具体的な構成は図示していない。

【0020】このシリアルインタフェース回路は、リンク/トランザクション・レイヤ集積回路10、フィジカル・レイヤ回路20、ストレージデバイスとしての図示しないハードディスクドライバ(HDD)のコントローラ30、ホストコンピュータとしてのローカルプロセッ

サ40により構成されている。

【0021】リンク/トランザクション・レイヤ集積回路10は、リンク・レイヤ回路100およびトランザクション・レイヤ回路120が集積化されて構成され、ローカルプロセッサ40の制御の下、アシンクロナス転送の制御、並びにフィジカル・レイヤ回路20の制御を行う。

【0022】リンク・レイヤ回路100は、図1に示すように、リンクコア(Link Core))101、CPUインタフェース回路(Sub-CPU I/F)102、アシンクロナス10通信で用いられる送信用FIFO(AT-FIFO:First-In First-Out)103、受信用FIFO(AR-FIFO)104、受信パケットを判別する分別回路(DeMux)105、セルフID用リゾルバ(Resolver)106、およびコントロールレジスタ(ControlRegisters、以下CRという)107により構成されている。

【0023】リンクコア101は、コマンドやコンピュ ータデータが転送されるアシンクロナス通信用パケット およびアイソクロナス通信用パケットの送信回路、受信 回路、これらパケットのIEEE1394シリアルバス 20 BSを直接ドライブするフィジカル・レイヤ回路20と のインタフェース回路、125μs毎にリセットされる サイクルタイマ、サイクルモニタやCRC回路から構成 されている。また、図示しないハードディスクから読み 出され、トランザクション・レイヤ回路120で所定の 送信パケットとして生成されたコンピュータデータの送 信処理等を行う。たとえば、後述するトランザクション ・レイヤ回路120のトランザクションコントローラ1 26から送るべきデータがある旨の知らせを受けるとフ ィジカル・レイヤ回路20を経由して1394シリアル 30 バスのアービトレーションを行いバスを確保する。な お、図1では、上述したように、アイソクロナス通信系 のFIFO等は省略している。

【0024】CPUインタフェース回路102は、ローカルプロセッサ40と送信用FIFO103、受信用FIFO104とのアシンクロナス通信用パケットの書き込み、読み出し等の調停、並びに、ローカルプロセッサ40とCR107との各種データの送受信の調停を行う。たとえば、イニシエータとしてのホストコンピュータからIEEE1394インタフェースバスBSを送信され、受信用FIFOに格納されたストレージデバイスとしてのハードディスクのコントロール用コマンドをローカルプロセッサ40からは、コンピュータデータを送受信するためにトランザクション・レイヤ回路120を起動させるためのデータがCPUインタフェース102を通してCR107にセットされる。

【0025】さらに、ローカルプロセッサ40からは、 後述するようにトランザクション・レイヤ回路120に おける他ノードから自ノードへデータを転送する読み出 50

し(受信)動作時に、応答パケットの最大データ長を計算するための最大データ長を指定するための4ビットの最大長データ(max-payload)がCPUインタフェース102を通してCR107にセットされる。この最大長データは、トランザクション・レイヤ回路120の後述する要求パケット生成回路122に供給される。

8

【0026】送信用FIFO103には、IEEE1394シリアルバスBSに伝送させるアシンクロナス通信用パケットが格納され、格納データはリンクコア101に与えられる。

【0027】また、受信用FIFO104は、IEEE 1394シリアルバスBSを伝送されてきたアシンクロナス通信用パケット、たとえばストレージデバイスとしてのハードディスクのコントロール用コマンド等が、分別回路105により格納される。

【0028】分別回路105は、リンクコア101を介したアシンクロナス通信用パケットの第1クワドレッドにあるトランザクションコードtcode(Transaction code)およびトランザクションラベルtl(Transaction label)をチェックし、イニシエータであるホストコンピュータからターゲットであるトランザクション・レイヤ回路に対しての応答パケット(Response Packet)であるかその他のパケットであるかの分別を行い、応答パケットのみをトランザクション・レイヤ回路120に入力させ、その他のパケットを受信用FIFO104に格納する。

【0029】なお、分別のチェックに用いられるトランザクションラベルtlは共通に「a」にセットされ、tcode(Transaction code)は、書き込み(Write)の要求 (request)および応答(Response)、読み出し(Read)の要求 (Read request) および応答(Read Response)で異なるデータがセットされる。具体的には、tcodeは、書き込み要求 (Write request)でクワドレット書き込み(Quadlet Write)の場合には「0」、ブロック書き込み(Block Write)の場合には「1」にセットされる。また、書き込み応答(Write Response)の場合には「2」にセットされる。読み出し要求 (Read request)でクワドレット読み出し(Quadlet Read)の場合には「4」、ブロック読み出し(Block Read)の場合には「5」にセットされる。また、読み出し応答(Read Response)の場合には「6/7」にセットされる。

【0030】リゾルバ106は、IEEE1394シリアルインタフェースバスBSを伝送されてきたセルフIDパケットを解析し、CR107に格納する。また、エラーチェック、ノード数のカウント等の機能も有する。【0031】トランザクション・レイヤ回路120は、コンピュータ周辺機器(本実施形態ではハードディスク)のデータをSBP-2(Serial Bus Protocol-2)規格に基づいて、アシンクロナスパケットとして自動的に送信、受信をする機能を備えている。また、トランザク

ション・レイヤ回路120は、リトライ(Retry)機能並びにスプリットタイムアウト(Split Timeout)検出機能を備えている。リトライ機能は、要求パケットを送信した後、ack busy*のAckコードが返ってきた場合、該当する要求パケットを再送信する機能である。パケットを再送信する場合、送信パケットの第1クワドレッドにある2ビットのrt領域を「00」から「01」にセットしてから送信する。スプリットタイムアウト(Split Timeout)検出機能は、応答パケットが返ってくるまでのタイムアウトを検出する機能である。

【0032】このトランザクション・レイヤ回路120は、トランスポートデータインタフェース回路121、要求パケット生成回路(SBPreq)122、応答パケットデコード回路(SBPRsp)123、要求用FIFO(Request FIFO:ADPTF)124、応答用FIFO(Response FIFO:ADPTF)125、およびトランザクションコントローラ126により構成されている。そして、要求パケット生成回路122、応答パケットデコード回路123、要求用FIFO124、応答用FIFO125、およびトランザクションコントローラ126によりデータ処理回路AD 20Pが構成される。

【0033】トランスポートデータインタフェース回路 121は、HDDコントローラ30と要求パケット生成 回路122、応答パケットデコード回路123とのデー タの送受信の調停を行う。

【0034】要求パケット生成回路122は、リンク・レイヤ回路100のCR107からデータ転送起動の指示を受けると、送信(書き込み)の場合、SBP-2規格に従ってトランスポートデータインタフェース回路121を介して得た図示しないハードディスクに記録され 30たコンピュータデータをパケットに分けられるように1個以上のデータに分け、トランザクションラベルt1

(=a)等を指定した1394ヘッダを付加して要求用 FIFO124に格納する。また、受信(読み出し)の 場合には、SBP-2規格に従って、指定されたアドレス、データ長分の1394ブロック読み出し要求コマンド(Block read Request Command)を1個以上のトランザクションラベルtl(=a)等を指定し、データ長を含むパケットにして要求用FIFO124に格納する。さらに、この受信時には、CR107にて指定される最大40長データmax-payloadを受けて送信する要求パケットに対する応答パケットの最大データ長を計算し、最大データ長(バイト)maxplを示す12ビットの信号S122をトランザクションコントローラ126に出力する。この最大データ長(バイト)maxpl は次式に基づいて求められる。

[0035]

【数1】maxpl = 2 (max, Payload+2)

【0036】応答パケットデコード回路123は、受信 デバイス (ハードディスク) からホストコンピュータの 時に応答用FIFO125に格納された応答用パケット 50 メモリヘデータを書き込む動作を行う場合について説明

データを読み出し、1394ヘッダを取り除いたデータを所定のタイミングでトランスポートデータインタフェース回路121を介してHDDコントローラ30に出力する。

10

【0037】要求用FIFO124は、送信(書き込み)時にはパケット化された送信データが格納され、受信(読み出し)の場合には、1394ブロック読み出し要求コマンドが格納される。なお、要求用FIFO124は、送るべきデータを記憶しているときは、その旨を示すたとえばローレベル(「0」)でアクティブの信号EMTをトランザクションコントローラ126に出力する。

【0038】応答用FIFO125は、受信(読み出し)の場合には、ホストコンピュータ側から1394シリアルバスBSを伝送されてきた受信データが格納される。なお、応答用FIFO125は、残りの記憶容量を示す信号S125をトランザクションコントローラ126に出力する。

【0039】トランザクションコントローラ126は、 送信時に要求用FIFO124に格納されたパケット化 された送信データ、および受信時に要求用FIFO12 4に格納された1394ブロック読み出し要求コマンド (要求パケット) のリンク・レイヤコア回路100のリ ンクコア101への出力制御を行う。また、受信時に は、要求パケット生成回路122から受けた信号S12 2で与えられる最大データ長 (バイト) maxpl と応答用 FIFO125から受けた信号S125で示される応答 用FIFO125の残り記憶容量とを比較し、残り記憶 容量が最大データ長maxpl 以上の場合に、要求パケット をリンクコア101に出力し、要求パケットの送信を行 わせる。一方、残り記憶容量が最大データ長maxpl より 小さい場合には、送るべき要求パケットで要求され、そ の応答パケットとして送られてくるデータ長の方が長く 応答用FIFO125の既記憶データが破壊されるおそ れがあることから、要求パケットのリンクコア101へ の出力を、残り記憶容量が最大データ長maxpl 以上にな るまで停止する。すなわち、要求パケットの他ノードへ の送信を一時停止する。また、送信時に、リンク・レイ ヤ回路100の分別回路105からの応答パケットを受 けて、そのリトライコードrcodeをCR107に書 き込み、受信時には分別回路105からの応答パケット を応答用FIFO125に格納する。

【0040】次に、上記構成において、SBP-2規格で決められたパケットを転送する場合のコンピュータデータの送信および受信動作を説明する。

【0041】まず、送信動作、すなわち、ターゲットであるハードディスクからイニシエータであるホストコンピュータにデータを転送するときであって、ストレージデバイス (ハードディスク) からホストコンピュータのメエリヘデータを書き込む動作を行う場合について説明

10

する。

【0042】ホストコンピュータから1394シリアルバスBSを転送されてきたSBP-2規格に基づいたORB(Operation Request Block)等のパケットデータがフィジカル・レイヤ回路20、リンク・レイヤ回路100のリンクコア101を介して分別回路105に入力される。

【0043】分別回路105では、受信パケットを受けてホストコンピュータからターゲットであるトランザクション・レイヤ回路に対しての応答パケット(Response Packet)であるかその他のパケットであるかの分別が行われる。そしてこの場合、その他のパケットであることから受信データが受信用FIFO104に格納される。受信用FIFO104に格納されたORB等の受信データは、CPUインタフェース回路102を介してローカルプロセッサ40に入力される。ローカルプロセッサ40では、CPUインタフェース回路102を介してORBの内容に従ってCR107のトランザクション・レイヤ回路用レジスタの初期化が行われる。これにより、トランザクション・レイヤ回路120が起動される。

【0044】起動されたトランザクション・レイヤ回路 120では、要求パケット生成回路122において、トランスポートインタフェース121を介してHDDコントローラ30に対してのデータの要求が始められる。要求に応じ、トランスポートインタフェース121を介して送られたきた送信データは、要求パケット生成回路122においてSBP-2規格に従ってパケットに分けられるように1個以上のデータに分けられ、トランザクションラベルt1(=a)等が指定された1394ヘッダが付加されて自動的に要求用FIFO124に格納され 30る。

【0045】要求用1FIFO124に1つの1394パケットサイズ以上のデータが格納されると、そのデータはトランザクションコントローラ126によりリンク・レイヤ回路100のリンクコア101に送られる。そして、リンクコア101によって、フィジカル・レイヤ回路20を介して1394シリアルバスBSに対しアービトレーションが掛けられる。これにより、バスの獲得ができたならば、転送データを含む書き込み要求パケット(Write Request Packet)がフィジカル・レイヤ回路20、1394シリアルバスBSを介してホストコンピュータに送信される。

【0046】送信後、ホストコンピュータから書き込み 要求パケットに対するAckコードと、場合によっては 書き込み応答パケット(Write Response Packet) が送ら れてきて、フィジカル・レイヤ回路20、リンク・レイ ヤ回路100のリンクコア101を介して分別回路10 5に入力される。

【0047】分別回路105では、受信パケットのトランザクションコード t c o d e およびトランザクション 50

ラベル t 1 のチェックが行われ、ホストコンピュータからターゲットであるトランザクション・レイヤ回路 1 2 0 に対しての応答パケット(Response Packet) であると判別されると、その応答パケットがトランザクション・

12

刊がされると、その心容がクラドが「アンッテンコン レイヤ回路120のトランザクションコントローラ12 6に入力される。

【0048】トランザクションコントローラ126では、入力された応答パケットのAckコードと応答コード(Response code)が正常ならば次のデータのリンクコア101~の送出が行われる。以上の動作が繰り返されて、コンピュータデータのホストコンピュータのメモリ

【0049】以上の送信に関するトランザクション・レイヤ回路120の動作の概略を図2に示す。

への書き込み(送信)動作が行われる。

【0050】次に、受信動作、すなわち、ホストコンピュータからターゲットにデータを転送するときであって、ストレージデバイス(ハードディスク)がホストコンピュータのメモリのデータを読み出す動作を行う場合について説明する。

20 【0051】ホストコンピュータから1394シリアル バスBSを転送されてきたSBP-2規格に基づいたO RB等のパケットデータがフィジカル・レイヤ回路2 0、リンク・レイヤ回路100のリンクコア101を介 して分別回路105に入力される。

【0052】分別回路105では、受信パケットを受けてホストコンピュータからターゲットであるトランザクション・レイヤ回路に対しての応答パケット(Response Packet)であるかその他のパケットであるかの分別が行われる。そしてこの場合、その他のパケットであることから受信データが受信用FIFO104に格納される。受信用FIFO104に格納されたORB等の受信データは、CPUインタフェース回路102を介してローカルプロセッサ40に入力される。ローカルプロセッサ40に入力される。ローカルプロセッサ40では、CPUインタフェース回路102を介してORBの内容に従ってCR107のトランザクション・レイヤ回路用レジスタの初期化が行われる。これにより、トランザクション・レイヤ回路120が起動される。

【0053】また、この初期化と並行して、ローカルプロセッサ40からは、要求パケットで指定される応答パケットに含まれる最大データ長を計算するための最大データ長を指定するための4ビットの最大長データ(max-payload)がCPUインタフェース102を通してCR107にセットされる。この最大長データは、トランザクション・レイヤ回路120の要求パケット生成回路122に供給される。

【0054】起動されたトランザクション・レイヤ回路 120では、要求パケット生成回路122において、S BP-2規格に従って、指定されたアドレス、データ長 分の1394ブロック読み出し要求コマンド(Block rea d Request Command)がパケット化され、要求パケットし て要求用FIFO124に格納される。さらに、要求パケット生成回路122においては、CR107にて指定される最大長データmax-payload を受けて送信する要求パケットに対する応答パケットの最大データ長が計算され、最大データ長(バイト)maxplを示す12ビットの信号S122がトランザクションコントローラ126に出力される。

【0055】トランザクションコントローラ126においては、要求パケット生成回路122から受けた信号S122で与えられる最大データ長maxplと応答用FIF 100125から受けた信号S125で示される応答用FIFO125の残り記憶容量とが比較される。比較の結果、残り記憶容量が最大データ長maxpl以上の場合に、要求パケットがリンクコア101に出力される。一方、残り記憶容量が最大データ長maxplより小さい場合には、送るべき要求パケットで要求され、その応答パケットとして送られてくるデータ長の方が長く応答用FIFO125の既記憶データが破壊されるおそれがあることから、要求パケットのリンクコア101への出力が、残り記憶容量が最大データ長maxpl以上になるまで、要求20パケットの他ノードへの送信が一時停止される。

【0056】上述したように、残り記憶容量が最大データ長maxpl 以上の場合に、要求用FIFO124に格納された読み出し要求コマンドパケットは、トランザクションコントローラ126によりリンク・レイヤ回路100のリンクコア101に送られる。そして、リンクコア101によって、フィジカル・レイヤ回路20を介して1394シリアルバスBSに対しアービトレーションが掛けられる。これにより、バスの獲得ができたならば、読み出し要求パケット(Read Request Packet)がフィジ30カル・レイヤ回路20、1394シリアルバスBSを介してホストコンピュータに送信される。

【0057】送信後、ホストコンピュータから読み出し 要求パケットに対するAckコードと、指定されたデー タ長分のデータを含んだ読み出し応答パケット(Read R esponse Packet)が送られてきて、フィジカル・レイヤ 回路20、リンク・レイヤ回路100のリンクコア10 1を介して分別回路105に入力される。

【0058】分別回路105では、受信パケットのトランザクションコードtcodeおよびトランザクション 40ラベルtlのチェックが行われ、ホストコンピュータからターゲットであるトランザクション・レイヤ回路に対しての応答パケット(Response Packet) であると判別されると、その応答パケットがトランザクション・レイヤ回路120のトランザクションコントローラ126に入力される。

【0059】トランザクションコントローラ126では、分別回路105からの応答パケットデータが応答用FIFO125に格納される。応答用FIFO125に格納されたデータは、応答パケットデコード回路123 50

によって読み出され、1394ヘッダが取り除かれて所定のタイミングでトランスポートデータインタフェース回路121を介してHDDコントローラ30に出力される。以上の動作が繰り返されて、コンピュータデータのストレージデバイス(ハードディスク)への書き込み

14

(受信) 動作が行われる。

【0060】以上の受信に関するトランザクション・レイヤ回路129の動作の概略を図3に示す。

【0061】以上説明したように、本第1の実施形態に よれば、ストレージデバイスが接続され、ストレージデ バイスのデータを読み出し、自己指定のトランザクショ ンラベルを付加して送信アシンクロナスパケットとして シリアルインタフェースバスBSに送出し、他ノードの データを当該ストレージデバイスへ転送する場合に、自 己指定のラベルを付加した要求パケットを生成してシリ アルインタフェースバスBSに送出し、他ノードからの この要求パケットに対する応答パケットを受信し、応答 パケットからデータ部を取り出してストレージデバイス へ転送するデータ処理回路としてのトランザクション・ レイヤ回路120を設けたので、ストレージデバイスに 格納される、あるいはストレージデバイスから読み出さ れる大容量のデータをSBP-2規格に合わせてたIE EE1394パケットにして送受信することができ、I EEE1394シリアルバスインタフェースのアシンク ロナス パケットを用いて大容量のデータ転送を実現す ることができる。そして、SBP-2規格に基づいたO RBのフェッチ、データ転送、イニシエータへのステイ タス送信といったシーケンスを簡略化でき、ディスクド ライバ、テープストリーマ等のコンピュータ周辺機器の データをIEEE1394シリアルバスに接続する際に 最適な設計が可能となる。

【0062】また、受信動作時には、要求パケット生成 回路122において、要求パケットを生成するととも に、送信する要求パケットに対する応答パケットの最大 データ長を計算し、信号S122としてトランザクショ ンコントローラ126に出力し、要求パケット生成回路 122から受けた信号S122で与えられる最大データ 長maxpl と応答用FIFO125から受けた信号S12 5で示される応答用FIFO125の残り記憶容量とを 比較し、残り記憶容量が最大データ長maxpl 以上の場合 に、要求パケットの送信を行わせ、残り記憶容量が最大 データ長maxpl より小さい場合には、送るべき要求パケ ットで要求され、その応答パケットとして送られてくる データ長の方が長く応答用FIFO125の既記憶デー タが破壊されるおそれがあることから、要求パケットの リンクコア101への出力を、残り記憶容量が最大デー タ長maxpl 以上になるまで、要求パケットの他ノードへ の送信を一時停止するようにしたので、受信するに十分 なFIFO容量を確保して、自ノードが送信した要求パ ケットに対する応答パケットを受けることができる利点

がある。

【0063】さらに、トランザクション・レイヤ回路1 20に要求用FIFO124および応答用FIFO12 5を設けるとともに、リンク・レイヤ回路100に送信 用FIFO103および受信用FIFO104を設けた ので、要求用FIFO124および応答用FIFO12 5によるデータのやりとりと並列して、データ以外の通 常の1394パケットの送受信を行うことできる。

【0064】また、リンクコア101を介したアシンク ロナス通信用パケットの第1クワドレッドにあるトラン 10 パケットを受けることができる利点がある。 ザクションコードtcode(Transaction code)および トランザクションラベル t l (Transaction label) をチ エックし、イニシエータであるホストコンピュータから ターゲットであるトランザクション・レイヤ回路に対し ての応答パケット(Response Packet) であるかその他の パケットであるかの分別を行い、応答パケットのみをト ランザクション・レイヤ回路120に入力させ、その他 のパケットを受信用FIFO104に格納する分別回路 105を設けたので、たとえばトランザクション・レイ ヤ回路120側で致命的なエラーがおきてデータの読み 20 出し/書き込み動作が止まってしたっても、データの次 の入力されてくるコマンドの読み出しができなることが なく、データの読み出し/書き込みの状況にかかわりな くコマンドの受信を円滑に行うことができる利点があ る。

【0065】なお、上述した実施形態では、受信時に送 信する要求パケットに対する応答パケットの最大データ 長を計算し、この最大データ長maxpl と応答用FIFO 125から受けた信号S125で示される応答用FIF 送信をするか一時停止するかを判断するように構成した が、たとえば、要求パケットに含まれるデータ長データ DLをトランザクションコントローラ126で読み出し て、このデータ長データDLと応答用FIFO125の 残り記憶容量とを要求パケット毎に比較して、その要求 16

パケットの送信をするか一時停止するかを判断するよう に構成することも可能である。このような構成において も、上述したと同様な構成を得ることができる。

[0066]

【発明の効果】以上説明したように、本発明によれば、 大容量のデータを所定の規格に合わせてたパケットにし て送受信することができ、また、円滑な送受信処理を行 うことができる。また、受信するに十分な記憶容量を確 保して、自ノードが送信した要求パケットに対する応答

【図面の簡単な説明】

【図1】本発明に係るIEEE1394シリアルインタ フェース回路の一実施形態を示すブロック構成図であ

【図2】本発明に係るトランザクション・レイヤ回路に おける送信動作の概略を示す図である。


【図3】本発明に係るトランザクション・レイヤ回路に おける受信動作の概略を示す図である。

【図4】 I E E E 1 3 9 4 規格のアシンクロナス転送を 説明するための図である。


【符号の説明】

10…リンク/トランザクションレイヤ集積回路、20 …フィジカル・レイヤ回路、30…HDDコントロー ラ、40…ローカルプロセッサ、100, 100a…リ ンク・レイヤ回路、101…リンクコア、102…CP Uインタフェース回路、103…アシンクロナス送信用 FIFO、104…アシンクロナス受信用FIFO、1 05、105a…分別回路、106…リゾルバ、107 …コントロールレジスタ、120…トランザクション・ O125の残り記憶容量とを比較して、要求パケットの 30 レイヤ回路、121…トランスポートデータインタフェ ース回路、121…要求パケット生成回路、123…応 答パケットデコード回路、124…要求用FIFO、1 25…応答用FIFO、126…トランザクションコン トローラ。


【図1】




【図2】



【図3】



【図4】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: ____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.